Plokštelių retinimo įranga 4–12 colių safyro/SiC/Si plokštelių apdorojimui

1. Pažangi pakuotė
• 3D integrinės grandinės: plokštelių ploninimas leidžia vertikaliai sudėti loginius / atminties lustus (pvz., HBM sluoksnius), pasiekiant 10 kartų didesnį pralaidumą ir 50 % mažesnes energijos sąnaudas, palyginti su 2,5D sprendimais. Įranga palaiko hibridinį sujungimą ir TSV (per silicį per vidų) integraciją, kuri yra labai svarbi dirbtinio intelekto / mašininio darbo procesoriams, kuriems reikalingas <10 μm tarpinių jungčių žingsnis. Pavyzdžiui, 12 colių plokštelės, plonintos iki 25 μm, leidžia sudėti daugiau nei 8 sluoksnius, išlaikant <1,5 % iškraipymą, kuris yra būtinas automobilių LiDAR sistemoms.

• Išorinio išdėstymo pakuotė: sumažinus plokštelės storį iki 30 μm, sujungimo ilgis sutrumpėja 50 %, taip sumažinant signalo vėlavimą (<0,2 ps/mm) ir įgalinant 0,4 mm itin plonus lustelius mobiliesiems SoC. Procese naudojami įtempių kompensuojami šlifavimo algoritmai, siekiant išvengti deformacijos (>50 μm TTV valdymas), užtikrinant patikimumą aukšto dažnio radijo dažnių taikymuose.

2. Galios elektronika
• IGBT moduliai: suploninimas iki 50 μm sumažina terminę varžą iki <0,5 °C/W, todėl 1200 V SiC MOSFET tranzistoriai gali veikti esant 200 °C sandūros temperatūrai. Mūsų įranga naudoja daugiapakopį šlifavimą (stambus: 46 μm grūdeliai → smulkus: 4 μm grūdeliai), kad būtų išvengta paviršiaus pažeidimų ir pasiektas >10 000 terminio ciklavimo ciklų patikimumas. Tai labai svarbu elektromobilių keitikliams, kur 10 μm storio SiC plokštelės 30 % padidina perjungimo greitį.
• GaN ant SiC galios įtaisai: plokštelės ploninimas iki 80 μm padidina elektronų judrumą (μ > 2000 cm²/V·s) 650 V GaN HEMT tranzistoriams, 18 % sumažindamas laidumo nuostolius. Procese naudojamas lazeriu paremtas smulkinimas, siekiant išvengti įtrūkimų ploninimo metu, todėl RF galios stiprintuvams pasiekiamas <5 μm kraštų nuskilimas.

3. Optoelektronika
• GaN ant SiC šviesos diodai: 50 μm safyro pagrindai padidina šviesos išgavimo efektyvumą (LEE) iki 85 % (palyginti su 65 % 150 μm plokštelėms), sumažindami fotonų gaudymą. Mūsų įrangos itin mažas TTV valdymas (<0,3 μm) užtikrina vienodą šviesos diodų spinduliavimą 12 colių plokštelėse, o tai labai svarbu mikro-LED ekranams, kuriems reikalingas <100 nm bangos ilgio vienodumas.
• Silicio fotonika: 25 μm storio silicio plokštelės sumažina sklidimo nuostolius bangolaidžiuose 3 dB/cm, o tai yra būtina 1,6 Tbps optiniams siųstuvams-imtuvams. Procese integruotas CMP išlyginimas, siekiant sumažinti paviršiaus šiurkštumą iki Ra <0,1 nm, taip 40 % padidinant sujungimo efektyvumą.

4. MEMS jutikliai
• Akselerometrai: 25 μm silicio plokštelės pasiekia >85 dB SNR (palyginti su 75 dB 50 μm plokštelėms) padidindamos masės poslinkio jautrumą. Mūsų dviejų ašių šlifavimo sistema kompensuoja įtempių gradientus, užtikrindama <0,5 % jautrumo poslinkį nuo -40 °C iki 125 °C temperatūroje. Taikymo sritys apima automobilių avarijų aptikimą ir AR/VR judesių sekimą.

• Slėgio jutikliai: ploninimas iki 40 μm leidžia matuoti nuo 0 iki 300 barų su <0,1 % FS histereze. Naudojant laikiną surišimą (stiklinius nešiklius), procesas leidžia išvengti plokštelių lūžių ėsdinant galinę pusę ir pasiekti <1 μm viršslėgio toleranciją pramoniniams daiktų interneto jutikliams.

• Techninė sinergija: Mūsų plokštelių retinimo įranga sujungia mechaninį šlifavimą, CMP ir plazminį ėsdinimą, kad išspręstų įvairius medžiagų (Si, SiC, safyro) keliamus iššūkius. Pavyzdžiui, GaN ant SiC reikalingas hibridinis šlifavimas (deimantiniai diskai + plazma), kad būtų subalansuotas kietumas ir šiluminis plėtimasis, o MEMS jutikliams reikalingas mažesnis nei 5 nm paviršiaus šiurkštumas naudojant CMP poliravimą.

• Poveikis pramonei: Suteikdama galimybę naudoti plonesnes, našesnes plokšteles, ši technologija skatina inovacijas dirbtinio intelekto lustų, 5G mmWave modulių ir lanksčios elektronikos srityse, o sulankstomų ekranų TTV tolerancijos yra <0,1 μm, o automobilių LiDAR jutiklių – <0,5 μm.